]> git.llucax.com Git - z.facultad/66.09/etherled.git/blobdiff - pruebas/keil/red_test_anda/etherdev.h
projects / z.facultad / 66.09 / etherled.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
Limpia código y agrega algunas constantes nuevas para el byte de status.
[z.facultad/66.09/etherled.git] / pruebas / keil / red_test_anda / etherdev.h
diff --git a/pruebas/keil/red_test_anda/etherdev.h b/pruebas/keil/red_test_anda/etherdev.h
index 6b21275188b2f5914227953ed9f01fc378f6d1f9..3d90ea6eab416996eb9de0c9617210e89f30bda7 100644 (file)
--- a/pruebas/keil/red_test_anda/etherdev.h
+++ b/pruebas/keil/red_test_anda/etherdev.h
@@ -1,42 +1,14 @@
-/*       ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-         º    TITLE:  RTL8019AS ethernet routines for 8051 and      º
-         º            Keil C51 v7.00 port of Adam Dunkels' uIP v0.9 º
-         º FILENAME:  etherdev.h                                    º
-         º REVISION:  VER 0.0                                       º
-         º REV.DATE:  21-01-05                                      º
-         º  ARCHIVE:                                                º
-         º   AUTHOR:  Copyright (c) 2005, Murray R. Van Luyn.       º
-         ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ        */
-
-/*  ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
-    ³  THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS  ³ 
-    ³  OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED  ³ 
-    ³  WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ³ 
-    ³  ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY    ³ 
-    ³  DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL ³ 
-    ³  DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE  ³ 
-    ³  GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS      ³ 
-    ³  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,       ³ 
-    ³  WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING          ³ 
-    ³  NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS ³ 
-    ³  SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.       ³ 
-    ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ  */
-
+// vim: set et sw=4 sts=4 :    
 
 #ifndef ETHERDEV_H
 #define ETHERDEV_H
 
 #include "REG51.h"
 
 
 #ifndef ETHERDEV_H
 #define ETHERDEV_H
 
 #include "REG51.h"
 
-extern unsigned char uip_buf[64];
+extern unsigned char uip_buf[80];
 extern unsigned int uip_len;
 
 
 extern unsigned int uip_len;
 
 
-/*  ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-    º                                                                     º
-    º                             Public defines.                         º
-    º                                                                     º
-    ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ  */
 // Change ETH_CPU_XTAL to match hardware
 #define ETH_CPU_XTAL       24000000             // 8051 crystal freq in Hz
 
 // Change ETH_CPU_XTAL to match hardware
 #define ETH_CPU_XTAL       24000000             // 8051 crystal freq in Hz
 
@@ -54,68 +26,6 @@ sbit IOR = ETH_CTRL_PORT^5;  // ISA slot pin B14, RTL8019AS pin 29, active low
 sbit NICE = ETH_CTRL_PORT^2; // A7, usado para activar placa de red
 
 
 sbit NICE = ETH_CTRL_PORT^2; // A7, usado para activar placa de red
 
 
-/*  ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-    º                                                                     º
-    º                   Required additional ISA slot wiring.              º
-    º                                                                     º
-    ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ  */
-//      SD0   ETH_DATA_PORT^0  // ISA slot pin A9,  RTL8019AS pin 36
-//      SD1   ETH_DATA_PORT^1  // ISA slot pin A8,  RTL8019AS pin 37
-//      SD2   ETH_DATA_PORT^2  // ISA slot pin A7,  RTL8019AS pin 38
-//      SD3   ETH_DATA_PORT^3  // ISA slot pin A6,  RTL8019AS pin 39
-//      SD4   ETH_DATA_PORT^4  // ISA slot pin A5,  RTL8019AS pin 40
-//      SD5   ETH_DATA_PORT^5  // ISA slot pin A4,  RTL8019AS pin 41
-//      SD6   ETH_DATA_PORT^6  // ISA slot pin A3,  RTL8019AS pin 42
-//      SD7   ETH_DATA_PORT^7  // ISA slot pin A2,  RTL8019AS pin 43
-//      SA0   ETH_ADDR_PORT^0  // ISA slot pin A31, RTL8019AS pin 5
-//      SA1   ETH_ADDR_PORT^1  // ISA slot pin A30, RTL8019AS pin 7
-//      SA2   ETH_ADDR_PORT^2  // ISA slot pin A29, RTL8019AS pin 8
-//      SA3   ETH_ADDR_PORT^3  // ISA slot pin A28, RTL8019AS pin 9
-//      SA4   ETH_ADDR_PORT^4  // ISA slot pin A27, RTL8019AS pin 10
-//      SA5   GND              // ISA slot pin A26, RTL8019AS pin 11
-//      SA6   GND              // ISA slot pin A25, RTL8019AS pin 12
-//      SA7   GND              // ISA slot pin A24, RTL8019AS pin 13
-//      SA8   +5V              // ISA slot pin A23, RTL8019AS pin 15
-//      SA9   +5V              // ISA slot pin A22, RTL8019AS pin 16
-//      SA10  GND              // ISA slot pin A21, RTL8019AS pin 18
-//      SA11  GND              // ISA slot pin A20, RTL8019AS pin 19
-//      SA12  GND              // ISA slot pin A19, RTL8019AS pin 20
-//      SA13  GND              // ISA slot pin A18, RTL8019AS pin 21
-//      SA14  GND              // ISA slot pin A17, RTL8019AS pin 22
-//      SA15  GND              // ISA slot pin A16, RTL8019AS pin 23
-//      SA16  GND              // ISA slot pin A15, RTL8019AS pin 24
-//      SA17  GND              // ISA slot pin A14, RTL8019AS pin 25
-//      SA18  GND              // ISA slot pin A13, RTL8019AS pin 26
-//      SA19  GND              // ISA slot pin A12, RTL8019AS pin 27
-//      AEN   GND              // ISA slot pin A11, RTL8019AS pin 34
-//      SMEMW +5V              // ISA slot pin B11, RTL8019AS pin 32
-//      SMEMR +5V              // ISA slot pin B12, RTL8019AS pin 31
-//      GND   GND              // ISA slot pin B1
-//     +5VDC  +5V              // ISA slot pin B3
-//      GND   GND              // ISA slot pin B31
-//     +5VDC  +5V              // ISA slot pin B29
-//     RESET   ?               // ISA slot pin B2, active high reset input
-
-
-/*  ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-    º                                                                     º
-    º                 ISA 16 bit expansion slot edge connector.           º
-    º                                                                     º
-    ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ  */
-
-//       ³                ÚÄÄÄÄÄ¿                                     ³
-//       ³C18           C1³     ³A31         Component side         A1³
-//       ÔÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ;     ÔÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ; 
-//        D18           D1       B31          Solder side           B1
-
-
-
-/*  ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-    º                                                                     º
-    º                        RTL8019AS Register defines.                  º
-    º                                                                     º
-    ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ  */
-
 // Register base address
 #define ETH_REG_BASE 0x0000                // Hardwired to 0x0300
 
 // Register base address
 #define ETH_REG_BASE 0x0000                // Hardwired to 0x0300
 
@@ -154,8 +64,8 @@ sbit NICE = ETH_CTRL_PORT^2; // A7, usado para activar placa de red
 #define FIFO         ETH_REG_BASE + 0x06
 #define CRDA0        ETH_REG_BASE + 0x08
 #define CRDA1        ETH_REG_BASE + 0x09
 #define FIFO         ETH_REG_BASE + 0x06
 #define CRDA0        ETH_REG_BASE + 0x08
 #define CRDA1        ETH_REG_BASE + 0x09
-#define _8019ID0     ETH_REG_BASE + 0x0A
-#define _8019ID1     ETH_REG_BASE + 0x0B
+#define CONFIGA      ETH_REG_BASE + 0x0A
+#define CONFIGB      ETH_REG_BASE + 0x0B
 #define RSR          ETH_REG_BASE + 0x0C
 #define CNTR0        ETH_REG_BASE + 0x0D
 #define CNTR1        ETH_REG_BASE + 0x0E
 #define RSR          ETH_REG_BASE + 0x0C
 #define CNTR0        ETH_REG_BASE + 0x0D
 #define CNTR1        ETH_REG_BASE + 0x0E
@@ -285,11 +195,17 @@ sbit NICE = ETH_CTRL_PORT^2; // A7, usado para activar placa de red
 #define FMWP         ETH_REG_BASE + 0x0C
 
 
 #define FMWP         ETH_REG_BASE + 0x0C
 
 
+// Bits del byte de status del frame recibido
+#define RXSOK      0x01    /* Received a good packet */
+#define RXSCRC     0x02    /* CRC error */
+#define RXSFAE     0x04    /* frame alignment error */
+#define RXSFO      0x08    /* FIFO overrun */
+#define RXSMPA     0x10    /* missed pkt */        
+#define RXSPHY     0x20    /* physical/multicast address */
+#define RXSDIS     0x40    /* receiver disable. set in monitor mode */
+#define RXSDEF     0x80    /* deferring */
 
 
 
 
-/*  ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
-    º                        Public Function Prototypes                   º
-    ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ  */
 bit etherdev_init(void);
 void etherdev_send(void);
 unsigned int etherdev_read(void);
 bit etherdev_init(void);
 void etherdev_send(void);
 unsigned int etherdev_read(void);
Cartel luminoso controlado por una placa NE200 compatible (TP de Labo de Micro)